Дослідники з Корейського передового інституту науки і технологій (KAIST) розробили інноваційний метод моделювання, який дозволяє спрогнозувати мінімально можливі розміри транзисторів майбутнього до того, як квантові ефекти почнуть перешкоджати їхній коректній роботі.
Цей технологічний прорив допоможе інженерам значно ефективніше проєктувати напівпровідникові чипи наступного покоління та скоротить витрати на дорогі експериментальні спроби під час виробництва.
Читайте також:
Для обробки й зберігання даних. Австралійські вчені створили новий нейроморфний чип Команда вчених використала квантово-механічні розрахунки на атомному рівні для визначення точних меж масштабування транзисторів — крихітних перемикачів, що керують електричним струмом у сучасних гаджетах. Наразі, коли напівпровідникова індустрія впевнено вступає у так звану еру 2 нанометрів, реальні фізичні розміри транзисторів усе ще залишаються помітно більшими за цю позначку. Однією з головних перешкод для подальшої мініатюризації є квантове тунелювання — явище, за якого електрони просачуються крізь ізоляційні бар'єри,
що ускладнює контроль над струмом.
Пряме вимірювання взаємодії елементів на атомному рівні в місцях з'єднання металевих контактів із напівпровідниковими каналами є майже неможливим завданням. Щоб розв’язати цю проблему, фахівці KAIST застосували обчислювальний підхід на основі перших принципів фізики, використавши вдосконалену теорію функціоналу щільності (MS-DFT) та метод віртуальної довжини перенесення. Це дозволило детально вивчити рух електронів на межі розділу матеріалів і визначити критичну довжину туннелювання, за якої витік енергії починає критично псувати продуктивність транзистора.
Під час досліджень метод протестували на моношарі дисульфіду молібдену — перспективному двовимірному напівпровіднику завтовшки в один атом. Аналіз продемонстрував, що проникнення електронів у канал змінюється залежно від вибору металевого електрода та геометричної структури контактної поверхні. Отже, мінімальний розмір транзистора не є фіксованою цифрою, і розробники можуть коригувати межі масштабування, комбінуючи різні матеріали та конфігурації інтерфейсу.
Серед вивчених комбінацій вчені виявили,
що витік електронів можна успішно придушити навіть за розмірів елемента менше 4 нанометрів. Це підтверджує, що майбутні мікросхеми мають величезний потенціал для подальшого зменшення. Крім того, дослідники запропонували нову стратегію проєктування, яка поєднує двовимірні напівпровідники з різними властивостями задля зниження енергоспоживання систем.
Професор Йон-Хун Ким наголосив, що це дослідження пропонує абсолютно новий фізичний критерій для оцінки транзисторів. Завдяки комп’ютерному аналізу процесів у діапазоні менше 10 нанометрів, які вкрай важко дослідити в лабораторії, індустрія отримає готову віртуальну платформу. Вона дозволить прогнозувати параметри чипів до початку їхнього випуску, прискорюючи створення процесорів для штучного інтелекту та високопродуктивних обчислювальних систем.
Результати цієї фундаментальної праці вже опублікованів науковому виданні Computational Materials.
Читайте також:
Обхід технологічних санкцій. У Китаї заявили про проривний спосіб виробництва фотонних чипів
