Корпорація IBM представила, за словами її представників, першу у світі технологію виготовлення мікросхем з розміром транзисторів менше 1 нанометра, розроблену для розміщення майже 100 мільярдів транзисторів на кристалі розміром з ніготь. Це приблизно вдвічі перевищує щільність попередньої 2-нм тестової мікросхеми IBM, вперше продемонстрованої у 2021 році. До речі, сьогодні найменші та найпотужніші мікросхеми містять максимум близько 80 мільярдів транзисторів.
В основі цього анонсу лежить технологія NanoStack. Це тривимірна конструкція транзисторів на основі нанолистів, яка масштабується вертикально, тобто вздовж осі z, шляхом укладання та зсуву CMOS-пристроїв. На відміну від сучасних архітектур на основі нанолистів, які також були вперше запроваджені IBM і які зараз впроваджують провідні фабрики при технологічних процесах 3 нм та 2 нм, NanoStack об’єднує два транзистори на основі нанолистів у єдину вертикальну структуру, причому кожен ярус оптимізовано незалежно та підключено з протилежних сторін. Кожен транзистор у продемонстрованій структурі використовує три нанолисти товщиною менше 5 нм,
шириною приблизно «15 атомів кремнію», розділені прокладками товщиною близько 9 нм. Потім два таких пристрої з’єднуються вертикально за допомогою технології з використанням ультратонкого діелектрика, яку IBM описує як ключову інновацію. Оскільки верхній і нижній пристрої можуть використовувати різні матеріали каналу, діелектрики та метали, IBM стверджує, що NanoStack — це не просто окремий прийом, а скоріше платформа транзисторів, яку можна розширювати протягом кількох поколінь: 7 ангстрем (Å), 5 Å, 3 Å і, потенційно, аж до 1 Å згідно з внутрішньою дорожньою картою компанії.
У контексті мікросхем ангстрем дорівнює десятій частині нанометра. На основі внутрішніх порівняльних тестів із технологічним вузлом 2 нм компанія заявила, що її нові мікросхеми забезпечать на 50 % вищу продуктивність при тій самій потужності або на 70 % меншу потужність при тій самій продуктивності. «Big Blue» також підкреслила 40-відсоткове поліпшення масштабування площі комірок статичної оперативної пам’яті (SRAM) порівняно з технологією 2 нм.
Цю зміну IBM охарактеризувала як «крок, якого галузь не бачила вже понад десятиліття»,
і який може бути особливо важливим для прискорювачів штучного інтелекту, від яких залежить успіх або провал проектів, що залежать від пропускної здатності вбудованої пам’яті… За словами Хуйміна Бу, віцепрезидента IBM з досліджень і розробок у галузі кремнієвих технологій, NanoStack — це нова парадигма. Вона переводить мікросхеми на повне тривимірне масштабування та забезпечує галузі щонайменше «ще одне десятиліття» прогресу в логіці, оскільки технологічний процес переходить від нанометрів до ангстрем… Збільшення щільності SRAM на 40 % також може допомогти архітекторам розмістити кеш-пам’ять та вбудовану пам’ять ближче до обчислювальних блоків, скоротивши накладні витрати на переміщення даних під час навчання та інференції.
Як йдеться у статті, IBM бачить можливість впровадження цієї технології у виробництво «вже протягом найближчих 5 років» і «очікує, що NanoStack з часом стане основою для центральних процесорів (CPU), графічних процесорів (GPU), мобільних систем на кристалі (SoC) та масивів SRAM.
Читайте також статтю про Eagle Computer історія зірки ринку ПК, яку згубив судовий позив IBM.
